Jun Shiomi (塩見 準)
Introduction

Affiliation

Assistant Professor,
Integrated Circuits Design Engineering Laboratory (Prof. Hidetoshi Onodera's Lab.),
Department of Communications and Computer Engineering,
Graduate School of Informatics, Kyoto University.

Activity Database on Education and Research, Kyoto University (京都大学教育活動研究活動データベース)

researchmap

Education

  • Doctor of Informatics, November 2017, Kyoto University, Kyoto, Japan.
  • Master of Informatics, March 2016, Kyoto University, Kyoto, Japan.
  • Bachelor of Electrical and Electronics Engineering, March 2014, Kyoto University, Kyoto, Japan.
  • Research Fellowship for Young Scientists, April 2016 - November 2017, Japan Society for the Promotion of Science (DC1).
Research Interests

  • Perormance modeling and computer-aided design for low power and low voltage system-on-chips
  • Low-voltage on-chip memory design for low power system-on-chips
  • Integrated optical logic circuit design using nanophotonics for ultra-high speed on-chip signal processing
Contact

Room Research Building No.9, S306
Tel +81-75-753-5312
Fax +81-75-753-5343
E-mail (Main) shiomi-jun (_a_t_) i.kyoto-u.ac.jp
(Sub) shiomi-jun (_a_t_) vlsi.kuee.kyoto-u.ac.jp


Membership

  • IEEE, IEICE, IPSJ
Academic Activity

  • SASIMI2021 Organizing Committee (TPC Secretary)
  • ASP-DAC2021 Organizing Committee (Web Publicity)
  • 電子情報通信学会, Electronics Express 編集委員会 委員 (2020/06〜2023/06)
  • 東京大学大学院工学系研究科附属システムデザイン研究センター(d.lab, 旧VDEC) 客員研究員 (2020/04/01〜Present)
  • 情報処理学会 IPSJ-ONE 2020 企画・実施委員会 (2019/04〜2022/03)
  • IEEE Kansai Section Young Professional Affinity Group (YP) Member (2019〜Present)
  • ASP-DAC2019, 2020 and 2021 Technical Program Committee
  • 第13回(2018年度), 第14回(2019年度) ICTイノベーション 実行委員
  • Counselor, IEEE Student Branch at Kyoto University (2018/04〜2019/12)
  • IEEE Kansai Section Student Activities Committee (SAC) Member (2018/04〜2019/12)
  • VDEC協力教員 (2018/04/01〜2020/03/31)

Funds

  • (代表) 科研費 若手研究
       ニアスレッショルド回路の演算効率を最大化する近似コンピューティング基盤の創出 (2020/04〜2023/03)
  • (分担) 科研費 基盤B
       光と電子が密に融合する集積回路のアーキテクチャと設計技術 (2020/04〜2023/03)
  • (分担) 科研費 基盤研究A
       自律的に最小エネルギー動作を実現する集積回路設計技術 (2016/04〜2020/03)
  • (代表) JSTさきがけ 特定課題調査
       光集積回路によるサイドチャネル攻撃耐性の実現に関する検討 (2019/10〜2020/03)
  • (代表) 科研費 研究活動スタート支援
       最小のエネルギーでプロセッサを稼働させるリアルタイム電圧制御システムの構築 (2018/04〜2020/03)
  • (分担) JST CREST
       集積ナノフォトニクスによる超低レイテンシ光演算技術の研究 (2015/12〜2021/03)
  • (代表) 科研費 特別研究員奨励費
       高ディペンダビリティと高エネルギー効率を両立するコンピューティング基盤の構築 (2016/04〜2019/03)